SparcGODSON的设计及制造可以参考的模型，个人命名为，高脚杯模型。

[ Last edited by winux on 2007-1-3 at 02:19 PM ]

CPU的格局可以用如下一个高脚杯模型描述：



|===========CISC阵营===========|

|===========INTEL============|

|=====================|

|=======AMD=======|

|==============|

+-----------------------------------------------------+ ----------------------------

| |===VIA C3C7===| |兼容任务区域B(与C3结合为宜)

+-----------------------------------------------------+ ----------------------------

| |Transmate(VLIW)| |

| |GODSON兼容X86任务

| |RISC阵营| | 区域A

| | SPARC | |

+-----------------------------------------------------+ ----------------------------

| Power, |

| Mips, |

| PARISC |

------------------------------------------------------------------------------------





以上为个人观点。

[ Last edited by winux on 2007-1-3 at 08:13 PM ]

GODSON能与X86兼容到CORE为SPARC,CISC外围为Cyrix（C3）,是比较完整的，

暂时达不到目的，通过VLIW过度也合理。但最终还是Cyrix（C3）,VIA能否

把C3给GODSON，一心研发C7和芯片组呢(台商进入大陆时，给予优惠待遇可不少，

在技术上，应该大方点，大家都有好处)。

[ Last edited by winux on 2006-12-16 at 04:25 PM ]

本来VIA在芯片组领域可圈可点，但切入C3C7业务后，Pentium主板明显跟不上INTEL,

而现在AMD&ATI组合完成后，对下线芯片组厂商依赖性大大缩小,AMD会不会过河拆桥，谁会想到。VIA的看家宝就是芯片组，而现在最不长进的也是芯片组。哎...Cyrix,WinChip要果真是香勃勃，为何国家半导体不养。洋人精明的很，算过帐，养Cyrix,WinChip，是花马的本

卖驴的价。

从现在的芯片组商业局面，VIA花那么些精力在CPU部门得不偿失。当然偶们不能苛求一家公司所有的商业行为都是合理的。当事实又一次证实‘术业有专工’，产业分配会无情地受商业支配。应该说VIA在MVP3，MVP4成功后确实今非昔比，在芯片组确有与INTEL叫板的资本（而且那时AMD在芯片组还未成势），养个CPU部门，不仅门面光彩，而且对INTEL也是牵制。但华人的好面子，务实不足在企业经营上，总会犯大嫉。C3C7必然会拖累VIA对芯片组的投入，而且CPU是INTEL的亲生子，从他口里抢饭，INTEL必然大大警惕，当心最后连碗INTEL都不让你VIA造（二奶终究是看起来很美，和你一起出生入死，一路走来的妻儿才是大米白面）。这个世界就是这样，吃着碗里的，看着锅里的，当真正吃到锅里的，才知碗里的饭最香。

[ Last edited by winux on 2006-12-16 at 02:46 PM ]

图形比文字直观，说明问题可能会比较清楚：



[GODSON在RISC阵营应该可以达到的水平]



支持

[INTEL] <--------------------> [MS-WINDOWS]

^ |

||可替代 ***********| 无法替代***************

V * V *

[AMD] * [Linux] *

| 无法替代 * ^ *

V * || *

[VIA(C3C7),Transmate]* || 可替代 *

* || *

********************* || *

* V *

* [RISC阵营] 支持 [Unix] *

* [Sparc...] <-----------------------> [Solairs...] *

* *

**************[SparcGODSON能力统一区域]******************





[GODSON在RISC,CISC阵营的交界应该可以达到的水平]



支持

[INTEL] <--------------------> [MS-WINDOWS]

^ |

||可替代 ***********| 无法替代***************

V * V *

[AMD] * [Linux] *

| 无法替代 * ^ *

V ******** * || *

[VIA(C7)***(C3),Transmate] || 可替代 *

* ******** + || *

* +++++++ || *

* + V *

* [RISC阵营] 支持 [Unix] *

* [Sparc...] <-----------------------> [Solairs...] *

* *

**************[SparcGODSON-X能力统一区域]****************



GODSON在RISC,CISC阵营的交界的两类选择：

A.内核[Sparc] + CISC外围[Cyrix(C3) X86数据总线](条件允许应优先使用);



B.内核[Sparc] + CISC外围[VLIW].

注：VLIW（Very Long Instruction words）

个人一直用中文(超长字节结构指令集)作注解.^_^



软件与硬件的协调依靠JAVA来完成.

以上为个人观点。

[ Last edited by winux on 2006-12-28 at 05:14 PM ]

[SparcGODSON-X CPU Structure]



-----------------------------------------------------------------------------

/ \

| |

| |

| [内核CORE ] |

| [Sparc ] |

| ==================================|

| ^ |

| || RISC-CISC数据翻译 |

| || (Data Transfer) |

| V |

| ==================================|

| [外围CISC即X86外核] |

| [数据翻译单元选项A: SelectionA - VIA C3 CISC ] |

| [Decode Unit ( 解码器 ), For Data Transfer (Cyrix) ] |

| [数据翻译单元选项B: SelectionB - VLIW CISC ] |

| [Decode Unit( 解码器 ), For Data Transfer (Transmate)] |

| ==================================|

| ^ ^ /

| || || /

\ || || /

---------------------------------------------------------------------------

|| ||

|| ||

|| ||

V V

------------------------------------------------------------------------->[ 北桥 ]

CISC BUS LINE(X86数据总线)

------------------------------------------------------------------------->[ 南桥,内存，IO,USB... ]



以上为个人观点。

[ Last edited by winux on 2006-12-26 at 09:57 PM ]

[SparcGODSON-X的CPU架构简图修正版]



----------------------------------------------------------------------------

/ \

| |

| |

| [内核CORE ] |

| [Sparc ] |

| ==[内部总线]==========================|

| ^ |

| || RISC-CISC数据翻译 |

| || (Data Transfer) |

| V |

| ==================================|

| [外围CISC即X86外核] |

| [数据翻译单元选项A: SelectionA - VIA C3 CISC ] |

| [Decode Unit ( 解码器 ), For Data Transfer (Cyrix) ] |

| [数据翻译单元选项B: SelectionB - VLIW CISC ] |

| [Decode Unit( 解码器 ), For Data Transfer (Transmate)] |

| ==[内部数据总线]=======================|

| ^ ^ /

| || || /

\ || || /

---------------------------------------------------------------------------

|| ||

|| ||

|| ||

V V

------------------------------------------------------------------------->[ 北桥 ]

CISC BUS LINE(X86外部数据总线)

------------------------------------------------------------------------->[ 南桥,内存，IO,USB... ]





以上为个人观点。

[ Last edited by winux on 2006-12-28 at 05:15 PM ]

okay,总结一下:



[SparcGODSON-X64的CPU架构阶段小结简图]



--------------------------------------------------------------------

/ \

| |

| |

| [内核CORE ] |

| [Sparc64 ] |

| ==[内部总线]=====================|

| ^ |

|****[RISC指令数据区域]********************|

| ^ |

| || RISC-CISC数据翻译 |

| || (Data Transfer) |

| V |

|****[CISC指令数据区域]********************|

| V |

| ==[内部总线] ======================|

| [外围CISC即X86外核] |

| [数据翻译单元: VIA C3 CISC ] |

| [Decode Unit ( 解码器硬件模式 ), ] |

| [For Data Transfer (Cyrix) ] |

| ==[内部数据总线]====================|

| ^ ^ /

| || || /

\ || || /

------------------------------------------------------------------

||CISC指令 ||CISC数据

|| ||

|| ||

V V

------------------------------------------------------------------------->[ 北桥 ]

CISC BUS LINE(X86外部数据总线)

------------------------------------------------------------------------->[ 南桥,内存，IO,USB... ]





[这是比较理想的情况，当然条件是否允许？？？]



以上为个人观点。

[ Last edited by winux on 2006-12-31 at 08:22 PM ]

[SparcGODSON-X64的CPU架构阶段小结简图+]



-------------------------------------------------------------------------

/ \

| |

| |

| [内核CORE ] |

| [Sparc64 ] |

| ==[CPU Bus Line(内部总线)]===============|

| ^ |

|****[RISC Instruction data unit(指令数据区域)]******|

| ^ |

| || RISC-CISC数据翻译 |

| || (Data Transfer) |

| V |

|****[CISC Instruction data unit(指令数据区域)]******|

| V |

| ==[CPU Bus Line(内部总线)] ===============|

| [外围CISC即X86外核] |

| [数据翻译单元: VIA C3 CISC ] |

| [Decode Unit ( 解码器硬件模式 ), ] |

| [For Data Transfer (Cyrix) ] |

| ==[CPU Bus Line(内部数据总线)]=============|

| ^ ^ /

| || || /

\ ||Instruction||Data /

--------------------------------------------------------------------

||CISC指令 ||CISC数据

|| ||

|| ||

V V

------------------------------------------------------------------------->[ 北桥 ]

CISC BUS LINE(X86外部数据总线)

------------------------------------------------------------------------->[ 南桥,内存，IO,USB... ]





[这是比较理想的情况，当然条件是否允许？？？]



以上为个人观点。

[ Last edited by winux on 2007-1-14 at 01:09 PM ]

[SparcGODSON-X64的CPU架构阶段小结简图++]



-------------------------------------------------------------------------

/ \

| |

| |

| [内核CORE ] |

| [Sparc64 ] |

| ==[CPU Bus Line(内部总线)]===============|

| ^ |

|****[RISC Instruction data unit(指令数据区域)]******|

| ^ |

| || RISC-CISC数据翻译 |

| || (Data Transfer) |

| V |

|****[CISC Instruction data unit(指令数据区域)]******|

| V |

| ==[CPU Bus Line(内部总线)] ===============|

| [外围CISC即X86外核] |

| [数据翻译单元: VIA C3 CISC ] |

| [Decode Unit ( 解码器硬件模式 ), ] |

| [For Data Transfer (Cyrix) ] |

| ==[CPU Bus Line(内部数据总线)]=============|

| ^ ^ /

| || || /

\ ||Instruction||Data /

--------------------------------------------------------------------

||CISC指令 ||CISC数据

|| ||

|| ||

V V

------------------------------------------------------------------------->[ 北桥 ]

CISC BUS LINE(X86外部数据,指令总线)

------------------------------------------------------------------------->[ 南桥,内存，IO,USB... ]





[这是比较理想的情况，当然条件是否允许？？？]



以上为个人观点。

[ Last edited by winux on 2007-1-16 at 04:39 PM ]

编辑时两边“|”都是齐的，发表后却有漏失^_^

[ Last edited by winux on 2007-1-16 at 08:47 AM ]

OpenSparc T1的文档很粗浅看了一些（180多页,汗一个）,小型机

的CPU的技术没话说，就是太精致了，给以后发挥的没有太多余地。

8Core的OpenSparc T1，一个超级恐龙，一般人谁会认养？？？

[SolutionA]

去掉2/3，改1Core,L1:Intruction Cache-64K,Data Cache-64K;

L2:256K[SparcGodsonX-PR(Value)+]。

[SolutionB]

或去掉1/2,改2Core,L1:Intruction Cache-64K*2,Data

Cache-64K*2;L2:512K*2[SparcGodsonX-2-PR(Value)+],

这样简化一些，可能适合个人家庭使用。

[ Last edited by winux on 2007-1-16 at 08:48 AM ]

[64位和32位稍有区别]



[64位Model]

--------------------------------------------------------------------------------

/ \

| |

| |

| [内核CORE ] |

| [Sparc64 ] |

| ==[CPU Bus Line(内部总线)]=================|

| ^ |

|****[RISC Instruction data unit(指令数据区域)]*********|

| ^ |

| || RISC-CISC数据翻译 |

| || (Data Transfer) |

| V |

|****[CISC Instruction data unit(指令数据区域)]*********|

| V |

| ==[CPU Bus Line(内部总线)] =================|

| [外围CISC即X86外核] |

| [数据翻译单元: VIA C3 CISC ] |

| [64 Bits Decode Unit (纯64 位解码器硬件模式 ), ] |

| [For Data Transfer (Cyrix) ] |

| ==[CPU Bus Line(内部数据总线)]===============|

| ^ ^ /

| ||64 Bits ||64 Bits /

\ ||Instruction ||Data /

-------------------------------------------------------------------------

||纯64位 CISC指令||纯64 位CISC数据

|| ||

|| ||

V V

------------------------------------------------------------------------->[ 北桥 ]

CISC BUS LINE(X86外部数据,指令64 位总线)

------------------------------------------------------------------------->[ 南桥,内存，IO,USB... ]



[32位Model]



-----------------------------------------------------------------------------

/ \

| |

| |

| [内核CORE ] |

| [Sparc64 ] |

| ==[CPU Bus Line(内部总线)]=================|

| ^ |

|****[RISC Instruction data unit(指令数据区域)]********|

| ^ |

| || RISC-CISC数据翻译 |

| || (Data Transfer) |

| V |

|****[CISC Instruction data unit(指令数据区域)]********|

| V |

| ==[CPU Bus Line(内部总线)] =================|

| [外围CISC即X86外核] |

| [数据翻译单元: VIA C3 CISC ] |

| [32 Bits Decode Unit (纯32 位解码器硬件模式 ), ] |

| [For Data Transfer (Cyrix) ] |

| ==[CPU Bus Line(内部数据总线)]==============|

| ^ ^ /

| ||32 Bits ||32 Bits /

\ ||Instruction ||Data /

-----------------------------------------------------------------------

||纯32 位CISC指令 ||纯32 位CISC数据

|| ||

|| ||

V V

------------------------------------------------------------------------->[ 北桥 ]

CISC BUS LINE(X86外部数据,指令32 位总线)

------------------------------------------------------------------------->[ 南桥,内存，IO,USB... ]





[这是比较理想的情况，当然条件是否允许？？？]



以上为个人观点。

[ Last edited by winux on 2007-1-16 at 04:37 PM ]

SparcGODSON-X64如果退而求其次，采用VLIW，即Transmate的模式兼容X86,

VLIW早就成熟的解决总线位数扩展问题，即将固定[总线位数]分成组[例如:32位/组]，

用多少就拼装多少。但个人不倾向于该想法，尽管点子不错，不过实际产品没有

充分体现。能用Cyrix的外核就用该外核.

[ Last edited by winux on 2007-1-15 at 07:36 PM ]

[64位Model]

---------------------------------------------------------------------------------

/ \

| |

| |

| [内核CORE ] |

| [Sparc64 ] |

| ==[CPU Bus Line(内部总线)]=================|

| ^ |

|****[RISC Instruction data unit(指令数据区域)]******|

| ^ |

| || RISC-CISC数据翻译 |

| || (Data Transfer) |

| V |

|****[CISC Instruction data unit(指令数据区域)]******|

| V |

| ==[CPU Bus Line(内部总线)] =================|

| [外围CISC即X86外核] |

| [数据翻译单元:VLIW CISC] |

| [32 Bits/Group*2 Decode Unit] |

| [(32 位/组*2解码器VLIW模式 ), ] |

| [For Data Transfer (VLIW) ] |

| ==[CPU Bus Line(内部数据总线)]===============|

| ^ ^ /

| ||32 Bits/Group*2 ||32 Bits/Group*2 /

\ ||Instruction ||Data /

---------------------------------------------------------------------------

||32 位/组*2 ||32 位/组*2

||CISC指令 ||CISC数据

|| ||

V V

------------------------------------------------------------------------->[ 北桥 ]

CISC BUS LINE(X86外部数据,指令64 位总线)

------------------------------------------------------------------------->[ 南桥,内存，IO,USB... ]



[32位Model]



------------------------------------------------------------------------------

/ \

| |

| |

| [内核CORE ] |

| [Sparc64 ] |

| ==[CPU Bus Line(内部总线)]================|

| ^ |

|****[RISC Instruction data unit(指令数据区域)]******|

| ^ |

| || RISC-CISC数据翻译 |

| || (Data Transfer) |

| V |

|****[CISC Instruction data unit(指令数据区域)]******|

| V |

| ==[CPU Bus Line(内部总线)] =================|

| [外围CISC即X86外核] |

| [数据翻译单元: VLIW CISC] |

| [32 Bits Decode Unit (32 位解码器VLIW模式 ), ] |

| [For Data Transfer (VLIW) ] |

| ==[CPU Bus Line(内部数据总线)]==============|

| ^ ^ /

| ||32 Bits ||32 Bits /

\ ||Instruction ||Data /

-----------------------------------------------------------------------

||32 位CISC指令 ||32 位CISC数据

|| ||

|| ||

V V

------------------------------------------------------------------------->[ 北桥 ]

CISC BUS LINE(X86外部数据,指令32 位总线)

------------------------------------------------------------------------->[ 南桥,内存，IO,USB... ]

[ Last edited by winux on 2007-1-16 at 04:35 PM ]

[64位和32位稍有区别]



[64位模式 单核；双核*2（64 Bits Model-Single Core ; Double Core *2） ]

--------------------------------------------------------------------------------

/ \

| |

| |

| [内核CORE ] |

| [Sparc64 ] |

| ==[CPU Bus Line(内部总线)]=================|

| ^ |

|****[RISC Instruction data unit(指令数据区域)]*********|

| ^ |

| || RISC-CISC数据翻译 |

| || (Data Transfer) |

| V |

|****[CISC Instruction data unit(指令数据区域)]*********|

| V |

| ==[CPU Bus Line(内部总线)] =================|

| [外围CISC即X86外核] |

| [数据翻译单元: VIA C3 CISC ] |

| [64 Bits Decode Unit (纯64 位解码器硬件模式 ), ] |

| [For Data Transfer (Cyrix) ] |

| ==[CPU Bus Line(内部数据总线)]===============|

| ^ ^ |

| ||64 Bits ||64 Bits |

| ||Instruction ||Data |

| || || |

| || || |

| V V |

| [64K L1 ] [64K L1 ] /

| [Instruction Cache][Data Cache ] /

| [指令缓存] [数据缓存] /

\ ^<256K L2Cache Level ^ /

\ ||or on Chip 片外或片内>|| /

-------------------------------------------------------------------------

||纯64位 CISC指令 ||纯64 位CISC数据

|| ||

|| ||

V V

------------------------------------------------------------------------->[ 北桥 ]

CISC BUS LINE(X86外部数据,指令64 位总线)

------------------------------------------------------------------------->[ 南桥,内存，IO,USB... ]



[32位模式 单核；双核*2（32 Bits Model-Single Core ; Double Core *2） ]



--------------------------------------------------------------------------------

/ \

| |

| |

| [内核CORE ] |

| [Sparc64 ] |

| ==[CPU Bus Line(内部总线)]=================|

| ^ |

|****[RISC Instruction data unit(指令数据区域)]*********|

| ^ |

| || RISC-CISC数据翻译 |

| || (Data Transfer) |

| V |

|****[CISC Instruction data unit(指令数据区域)]*********|

| V |

| ==[CPU Bus Line(内部总线)] =================|

| [外围CISC即X86外核] |

| [数据翻译单元: VIA C3 CISC ] |

| [32 Bits Decode Unit (纯32 位解码器硬件模式 ), ] |

| [For Data Transfer (Cyrix) ] |

| ==[CPU Bus Line(内部数据总线)]===============|

| ^ ^ |

| ||32 Bits ||32 Bits |

| ||Instruction ||Data |

| || || |

| || || |

| V V |

| [64K L1 ] [64K L1 ] /

| [Instruction Cache][Data Cache] /

| [指令缓存] [数据缓存] /

\ ^<256K L2Cache Level ^ /

\ || or on Chip 片外或片内>|| /

-------------------------------------------------------------------------

||纯32位 CISC指令 ||纯32 位CISC数据

|| ||

|| ||

V V

------------------------------------------------------------------------->[ 北桥 ]

CISC BUS LINE(X86外部数据,指令32 位总线)

------------------------------------------------------------------------->[ 南桥,内存，IO,USB... ]





[这是比较理想的情况，当然条件是否允许？？？]

[注：Cache分片外或片内，是由于嵌入式CPU对功耗敏感，将Cache移动片外减轻

CPU负担。同时做到一次设计通用,嵌入式皆适宜。]

以上为个人观点。

[ Last edited by winux on 2007-1-17 at 09:56 PM ]

INTEL423Pin，478Pin;AMD462Pin,754Pin的板子市面应该

新的旧的还很多，让这些老板可以升级用双核，还是有诱惑

力。VIA的C3已经兼容INTEL的针脚



可以这么打标签：



[LOGO] ----------------------------- 产品厂商图案

[SparcGodsonX-2-PR(Value)+]------ 型号

| |_____ 与INTEL，AMD相当的型号数值。'+'为用户使用本处理器会得到的增值享受

|___________ 内核数，2为双核，空为单核



[000000]B[Bits][I (or A)][***]--------------------- 针脚数423,478,462,754

| | |

| | |

| | |_________________ A 代表与AMD针脚兼容[A462],[A754]

| |______________________ I 代表与INTEL针脚兼容[I423],[I478]

|

|__________________________ 生产日期，如200724，为2007年第24周生产

[*.* V]------------------------------ 电压



[CCC][SparcGodson]------------ 品牌

|

|____________________ 各类认证标签，CCC，CE...



[Made in XXXXX]------------------- 产地

[ Last edited by winux on 2007-1-18 at 07:57 PM ]

单核是基础，双核是主力。

[ Last edited by winux on 2007-1-17 at 04:20 PM ]

标签：



[LOGO] ----------------------------- 产品厂商图案

[SparcGodsonX-2-PR(Value)+]------ 型号

| |_____ 与AMD,C7相当的型号数值。'+'为用户使用本

| 处理器会得到的增值享受

|___________ 内核数，2为双核，空为单核



[000000]B[Bits][I (or A)][***]--------------------- 针脚数423,478,462,754

| | | |

| | | |

| | | |_________________ A 代表与AMD针脚兼容[A462],[A754]

| | |______________________ I 代表与INTEL针脚兼容[I423],[I478]

| |__________________________ CPU位数(32,64...)

|________________________________ 生产日期，如200724，为2007年第24周生产

[*.* V]------------------------------ 电压

[CCC][SparcGodson]------------ 品牌

|

|____________________ 各类认证标签，CCC，CE...



[Made in *****]------------------- 产地





以上为个人观点。

[ Last edited by winux on 2007-1-27 at 03:00 PM ]